


Arquitectura e Ingeniería de Computadores

Grado de Ingeniería del Software




TEMA 5. PERIFÉRICOS Y TÉCNICAS DE GESTIÓN DE E/S

David Miraut Andrés
Óscar David Robles Sánchez
Luis Rincón Córcoles
José Luis Bosque
Ángel Serrano Sánchez de León

CONTENIDOS

- Periféricos
 - Introducción
 - Estudio de algunos periféricos
 - Ratón
 - Disco duro magnético
 - Unidad de estado sólido
- Gestión de las operaciones de E/S
 - Introducción
 - Técnicas de gestión de E/S
 - Espera activa (sondeo o *polling*)
 - Interrupciones
 - Acceso Directo a Memoria (DMA)
 - Manejo de interrupciones y excepciones en MIPS

INTRODUCCIÓN



3

- La unidad de Entrada/Salida es la encargada de comunicar el ordenador con el exterior:
 - A través del módulo de entrada, se introducen datos desde el exterior hacia el procesador, mediante dispositivos periféricos como pueden ser:
 - Teclado.
 - Ratón.
 - Escáner.
 - Micrófono.
 - Webcam, etc.
 - A través del módulo de salida, la información fluye desde el procesador hacia el exterior, para lo cual utilizamos periféricos como:
 - Pantalla.
 - Altavoz.
 - Impresora, etc.

INTRODUCCIÓN

Dispositivo	Comportamiento	Interlocutor	Velocidad (Mb/s)
Teclado	Entrada	Humano	0,0001
Ratón	Entrada	Humano	0,0038
Entrada de voz	Entrada	Humano	0,264
Escáner	Entrada	Humano	3,2
Salida de sonido	Salida	Humano	8
Impresora láser	Salida	Humano	3,2
Tarjeta gráfica	Salida	Humano	800 – 8000
Módem de cable	Entrada o salida	Máquina	0,128 – 6
Red/LAN	Entrada o salida	Máquina	100 – 10000
Red Wireless	Entrada o salida	Máquina	11 – 54
Disco óptico	Almacenamiento	Máquina	80 – 220
Cinta magnética	Almacenamiento	Máquina	5 – 120
Memoria Flash	Almacenamiento	Máquina	32 – 200
Disco Magnético	Almacenamiento	Máquina	800 – 3000


4

- Los periféricos son todos aquellos dispositivos conectados al computador que permiten la comunicación con el exterior, ya sea para el uso de un humano o por otra máquina.
 - Se pueden clasificar de varias formas:
 - Comportamiento (desde el punto de vista del procesador):
 - Periféricos de entrada: sirven para introducir información al computador.
 - Periféricos de salida: sirven para obtener información del computador.
 - Periféricos de entrada/salida: sirven para ambas cosas.
 - Periféricos de almacenamiento: permiten al computador guardar información en un soporte, recuperarla posteriormente y habitualmente también permiten modificarla (sobreescribirla).
 - Interlocutor:
 - Periféricos para interacción hombre-máquina.
 - Periféricos para interacción máquina-máquina.
 - Velocidad de datos:
 - Velocidad de pico (máxima) a la que se pueden transferir datos entre el dispositivo de E/S y la memoria principal o el procesador.
 - En esta tabla, se recuerda que el símbolo Mb/s (megabit por segundo) corresponde a 10^6 bits/s.

Tabla tomada de Patterson & Hennessy, Computer Organization and Design, 4.ª edición, 2012, página 571.

INTRODUCCIÓN


- La CPU puede:
 - Enviar o recibir datos hacia o desde el periférico.
 - Enviar comandos (órdenes) al periférico.
 - Recabar información de estado del periférico.
- Como los periféricos son tan diversos, entre la CPU y el periférico se interpone un **controlador**.



5

- El procesador se comunica con el dispositivo por medio de un controlador que actúa como interfaz.
 - Así se evita a la CPU tener que ajustarse a las peculiaridades de todos y cada uno de los periféricos conectados.
 - El controlador de E/S es un elemento responsable del control de uno o más dispositivos y del intercambio de información entre tales dispositivos y la CPU o la memoria.


INTRODUCCIÓN



6

- Funciones de un controlador de E/S:
 - Control y temporización del flujo de datos.
 - Comunicación con la CPU.
 - Decodificación de comandos (órdenes).
 - Intercambio de datos con la CPU.
 - Informar del estado del dispositivo.
 - Reconocimiento de la dirección del dispositivo.
 - Almacenamiento temporal de datos (buffer).
 - Detección de errores en la transferencia.
- Para realizar sus tareas, el controlador:
 - Recibe una dirección a través del bus de direcciones.
 - El controlador se da por aludido cuando el procesador publica ciertas direcciones en el bus.
 - Tiene acceso de lectura/escritura al bus de datos.
 - Recibe órdenes y comandos a través del bus de control.
 - Dispone de registros auxiliares:
 - Control
 - Estado
 - Datos
 - Así como de los circuitos lógicos adecuados para comunicarse con el periférico.

VÍDEO



<https://youtu.be/FZbPN46hG1Q>

7

¡¡¡¡OJO!!!!

- En lo que se refiere a las transferencias de entrada-salida y las capacidades de los sistemas de almacenamiento masivo, es habitual en la industria que los prefijos kilo, mega, giga, etc. correspondan a los valores establecidos en el Sistema Internacional, es decir, a potencias de 10.
- Sin embargo, en lo que se refiere a la capacidad de la memoria principal, caché, etc., su significado corresponde a potencias de 2.
- Para evitar la ambigüedad, se están empezando a usar unos prefijos binarios que combinan la primera sílaba del prefijo tradicional más la sílaba “bi”, como, por ejemplo:
 - Kibibyte (KiB) = 2^{10} , escrito con K mayúscula.
 - Mebibyte (MiB) = 2^{20} .
 - Gibibyte (GiB) = 2^{30} , etc.
- Mientras que los prefijos decimales significarían en este contexto:
 - Kilobyte (kB) = 10^3 , escrito con k minúscula (a pesar de que, por analogía con los otros prefijos, se suele escribir con K mayúscula).
 - Megabyte (MB) = 10^6 .
 - Gigabyte (GB) = 10^9 , etc.
- Algunos libros, como el Patterson & Hennessy, Computer Organization and Design, 5.ª edición, ya han incluido la notación de prefijos binarios para distinguirlos de los decimales.
 - Sin embargo, existen todavía muchos libros de Arquitectura de Computadores donde se usan los prefijos decimales de manera ambigua.
 - Solo el contexto de uso permite distinguir si nos referimos a potencias de 2 o de 10.
- Respecto de diversos sistemas operativos:
 - En Windows, se sigue el criterio de usar el prefijo con significado binario: 1 KB (con mayúscula) = 1024 bytes.
 - En macOS, se usa el prefijo con significado decimal: 1 KB = 1000 bytes.
 - De esta manera, un fichero que ocupa 65000 bytes vendría marcado como 63 KB en Windows y 65 KB en Mac.

ESTUDIO DE ALGUNOS PERIFÉRICOS

- Ratón
- Disco duro magnético
- Disco de estado sólido

RATÓN



El ratón inventado por Douglas Engelbart
(1964)

9

- El ratón es un dispositivo que fue inventado por Douglas Engelbart en los años 60.
- Sirve como apuntador, es decir, para señalar posiciones muy concretas de la pantalla donde realizar acciones mediante la pulsación de botones.
 - Botón izquierdo: clic, doble clic, arrastrar y soltar.
 - Botón derecho: clic.
 - Rueda: *scroll* (desplazamiento).
- Inicialmente estaban basados en una bola, cuya rotación según dos ejes perpendiculares permitía detectar el movimiento.
- Actualmente están basados en luz: se detecta el movimiento por el cambio de reflexión producido al desplazarlo sobre una superficie rugosa.
 - Por eso no funcionan sobre superficies pulidas.


RATÓN

- Su movimiento en el plano XY (el de la mesa) se traduce en un movimiento en el plano XZ (el de la pantalla).
- Interfaz entre ratón y sistema:
 - El ratón genera pulsos cuando se mueve.
 - Incrementa/disminuye contadores.
- El procesador leerá periódicamente los contadores o contará pulsos: ***polling*** (sondeo) y así se determina el desplazamiento del ratón.
- Todo se controla por software.
- Esto permite que el puntero no salga de la pantalla cuando el ratón se mueve mucho en una dirección.

10

- El movimiento en pantalla tiene una apariencia suave porque la velocidad a la que puede moverse el ratón es pequeña en comparación con la velocidad a la que el procesador puede leer el estado del ratón y mover el cursor en la pantalla.
 - Al mover el ratón en la mesa de derecha a izquierda, el puntero en la pantalla también se mueve de derecha a izquierda.
 - Al mover el ratón de adelante a atrás, el puntero se mueve de arriba abajo.
 - Este cambio de ejes puede suponer un problema para algunos usuarios.
- La configuración del ratón se realiza por software:
 - Esta es la razón por la que la velocidad a la que se mueve el ratón por la pantalla y a la que se reconocen pulsaciones simples o dobles la puede establecer el usuario.
- El método de *polling* o sondeo se explica más adelante en el apartado de técnicas de gestión de E/S.
 - Básicamente el procesador se encarga de preguntar al ratón de manera periódica si ha habido cambios.
 - Como es un periférico lento, no hace falta que le pregunte con mucha frecuencia.

DISCO DURO MAGNÉTICO



11

- El disco duro magnético (HDD, por sus siglas en inglés de *Hard Disk Drive*):
 - Es el principal sistema de almacenamiento masivo actual por su gran fiabilidad y alta capacidad.
 - Estructura:
 - Varios platos o discos que rotan rápidamente sobre el mismo eje y que están recubiertos por las dos caras de un material magnético.
 - Una aguja de lectura-escritura actúa sobre determinadas zonas llamadas dominios que, al igual que un imán, se pueden orientar de dos maneras).
- En los ordenadores de los años 80 y 90 se usaban también **disquetes flexibles (floppy)**:
 - Similares tecnológicamente a los discos duros, pero formados por una superficie magnética no rígida dentro de una carcasa de plástico.
 - Mucha menor capacidad de almacenamiento.
 - Diferentes tamaños: 8", 5 ¼", 3 ½", etc. (1"= 1 pulgada = 2,54 cm).


DISCO DURO MAGNÉTICO

- Conjunto de platos que gira a velocidad constante entre 5400 y 15000 rpm.
- Diámetro ligeramente superior a las 3,5 pulgadas.
- Tiempo de acceso típico: 5 – 20 ms (depende de la zona a la que se quiera acceder).
- Gran capacidad: 16 TB (y subiendo).
- Coste por bit: 0,02 – 0,10 €/GB.

12

- Características estructurales de los discos duros:
 - Varios platos (discos) que rotan solidariamente a velocidades de miles o decenas de miles de rpm.
 - 1 rpm (revolución por minuto) = $0,105 \text{ rad/s} = 0,0167 \text{ Hz}$.
 - El tamaño típico de los discos de 3,5", aunque los hay de otros tamaños (como 2,5").
 - El tiempo de acceso medio para encontrar un dato es variable, ya que depende de varios factores (ver más adelante).
 - Ofrecen grandes capacidades (de momento superiores a las unidades de estado sólido).
 - Los fabricantes de discos duros usan el convenio del Sistema Internacional:
 - Los prefijos multiplicativos del byte son potencias de 10.
 - Por tanto, el coste por bit es muy bajo.
 - Búsqueda en noviembre de 2021 en una conocida tienda de informática:
 - Disco duro HDD externo de 16 TB ($16000 \text{ GB} = 16 \times 10^{12} \text{ B}$).
 - Precio: 690 €.
 - Coste por bit: $690 \text{ €} / 16000 \text{ GB} = 0,04 \text{ €/GB}$ aproximadamente.


DISCO DURO MAGNÉTICO



13

- El disco duro magnético se compone de:
 - Uno o varios platos (*platters*) de vidrio o de metal.
 - Cada plato tiene dos caras, que contienen una película de material magnético.
 - Cada cara está dividida en círculos concéntricos: pistas (*tracks*).
 - Generalmente, de 10000 a 15000.
 - Cada pista dividida en sectores (*sectors*) que contienen la información.
 - Es la unidad mínima de lectura-escritura en el disco.
 - Originariamente de 512 bytes, desde la década de 2010 los hay de 4096 bytes.
 - Un archivo puede ocupar uno o varios sectores en el disco, que no tienen por qué estar almacenados de forma contigua.
 - Información contenida en un sector:
 - Número identificativo del sector.
 - Espacio de separación (*gap*).
 - Información grabada en el sector.
 - Información para comprobación y corrección de errores.
 - Espacio de separación (*gap*).
 - Número del sector siguiente en el archivo.
 - Se denomina desfragmentación del disco al proceso mediante el cual se reubican sectores de los archivos de forma contigua o favorable para hacer más rápidos los accesos a los archivos.
 - Conjunto de pistas bajo las cabezas en los diferentes platos: cilindro (*cylinder*).
 - El número total de cilindros de un disco coincide con el número de pistas por cara.
 - Se denomina clúster a un conjunto de sectores contiguos de la misma pista.
 - En caso de pertenecer a pistas diferentes, se habla de sector geométrico.
- El proceso de lectura/escritura en una cara concreta del disco se realiza mediante una aguja o brazo móvil con un cabezal que detecta o establece el valor del bit almacenado en una determinada posición del disco duro.
 - En realidad, hay un brazo por cada cara de todos los platos.
 - El conjunto de las cabezas forma un "peine".
 - Las cabezas de los diferentes platos están conectadas entre sí y se mueven solidariamente, de forma que, en un instante dado, todas las cabezas están sobre la misma pista, en su plato correspondiente.
- También hay discos duros con agujas fijas.
 - En este caso, el brazo no se puede mover y abarca todo el ancho del disco.
 - Se compone de una serie de cabezales, uno por pista.

DISCO DURO MAGNÉTICO



14

- Imagen de la arriba izquierda tomada de Stallings, Computer Organization and Architecture, 9.ª edición, 2013, pág. 187.
 - Se muestra una cabeza lectora de tipo magnetorresistivo, es decir, su resistencia eléctrica depende de un campo magnético.
 - La cabeza se mueve a lo largo de una pista, que se encuentra dividida en dominios o zonas de magnetización constante.
 - Cada uno de estos dominios puede verse como un imán, que puede estar orientado de dos maneras diferentes, lo cual se interpreta como un 0 o un 1.
- Imagen de la abajo izquierda tomada de Stallings, Computer Organization and Architecture, 9.ª edición, 2013, pág. 189.
 - La grabación de los datos se puede hacer:
 - A velocidad angular constante, de manera que los sectores tienen más densidad de grabación cerca del centro del disco y menor densidad en los bordes.
 - A velocidad lineal constante, de manera que la densidad de grabación es fija para cada sector, independientemente de su distancia al centro del disco.
- Imagen de la derecha tomada de Stallings, Computer Organization and Architecture, 9.ª edición, 2013, pág. 191.
 - Se muestra de perfil un conjunto de platos, con sus dos caras, los correspondientes brazos móviles (uno por cada dos caras, salvo en las caras de los extremos) y las agujas lectoras (una por cara).

DIRECCIONAMIENTO CHS


- CHS = Cilindro / Cabezal (*head*) / Sector.
- Si los platos son de 2 caras:
 - N.º cilindros (*number of cylinders*) = NC = N.º pistas/cara (*tracks per side*)
 - N.º cabezales/cilindro = HPC (*heads per cylinder*) = N.º platos $\times$ 2
 - N.º sectores/pista (*sectors per track*) = SPT
 - Tamaño del sector en bytes (*sector size*) = SS
 - Capacidad total del disco duro = NC $\cdot$ HPC $\cdot$ SPT $\cdot$ SS
- El sistema CHS pone al descubierto la geometría del disco duro.

15


- El sistema CHS sirve para direccionar los sectores concretos a los que hay que acceder en un disco duro.
 - Cada sector tendría un triplete de coordenadas único formado por el número de cilindro (C), de cabezal (H) y de sector (S).
 - Podemos entenderlo como un sistema de coordenadas cilíndricas, donde C es una coordenada radial, H es una coordenada vertical y S es una coordenada angular.
 - Un sector concreto puede recibir unas coordenadas CHS por ejemplo de 100/8/40 (cilindro 100, cabezal 8, sector 40).
- Precaución sobre la numeración:
 - Los sectores de cada pista se encuentran numerados desde el número ¡¡UNO!!, mientras que los cilindros y los cabezales se cuentan desde el CERO.
 - El primer sector del primer cilindro y el primer cabezal, es decir, el de coordenadas CHS 0/0/1, contiene el llamado *master boot record* y la tabla de particiones del disco.
 - A este sector, le corresponde el direccionamiento LBA 0 (ver más adelante).
 - Debido a la grabación de datos por zonas en el disco duro, los valores de CHS no son reales, sino que el controlador interno del disco duro realiza el cálculo de los valores físicos.
 - Por ejemplo, no hay discos duros con 255 cabezales, que serían 128 platos.
 - El sistema CHS se puede aplicar a otros dispositivos de almacenamiento, como los antiguos disquetes magnéticos flexibles (*floppy*), pero no funciona con aquellos que no tienen discos, como puede ser el caso de las cintas magnéticas.
- Vulnerabilidades del direccionamiento CHS:
 - Tiene una limitación para la capacidad máxima del disco duro, que es de 8 GB, valor insuficiente hoy en día.
 - Si NC=1024, HPC=255, SPT=63 y SS=512 bytes, entonces esto nos da una capacidad máxima de 8.422.686.720 bytes, es decir, 7,844 GiB aproximadamente.
 - Pone al descubierto la geometría del disco duro.

EJEMPLO: CHS 4/4/8


128 sectores en total




Los cilindros y los cabezales se empiezan a contar en 0, pero el primer sector es el 1




Plato superior,
cara superior



Plato inferior,
cara superior



Plato superior,
cara inferior



Plato inferior,
cara inferior

16

- Ejemplo del direccionamiento CHS:
 - N.º cilindros = NC = 4.
 - N.º de cabezales/cilindro = HPC = 4.
 - N.º de sectores/pista = SPT = 8.
 - En total hay $4 \times 4 \times 8 = 128$ sectores.
 - Al movernos en la dirección radial, desde fuera hacia adentro, aumentamos el número de cilindro.
 - En la imagen superior izquierda, vemos cómo pasamos desde el sector 0/0/1 al 3/0/1.
 - Los cilindros se numeran desde el 0 (el más externo).
 - Al movernos en la dirección vertical, de arriba abajo, aumentamos el número de cabezal.
 - Los sectores 0/0/1, 0/1/1, 0/2/1 y 0/3/1 están unos encima de otros.
 - Los cabezales se numeran desde el 0 (el superior).
 - Al movernos en la dirección angular, aumentamos el número de sector.
 - Los sectores se numeran desde el 1 (¡¡no el 0!!).

DIRECCIONAMIENTO LBA


- Direccionamiento por bloques lógicos (*logical block addressing*): abstracción de la geometría.
- Numeración secuencial de todos los sectores, desde el primero (número **CERO**) hasta el último.
 - Primero se numeran todos los sectores del primer cilindro con el primer cabezal
 - Luego segundo cabezal, tercero, etc. hasta el último cabezal. Todos en el primer cilindro
 - A continuación, pasamos al segundo cilindro y repetimos el proceso, hasta llegar al último sector del último cabezal del último cilindro
- La correspondencia LBA (lógica)-CHS (física) también permite reasignar sectores defectuosos.

17


- El direccionamiento LBA se usa desde mediados de los años 90 del siglo XX como una manera de encapsular la geometría del disco.
 - Es un direccionamiento virtual o lógico.
- A diferencia del sistema CHS, los sectores se numeran correlativamente desde el CERO hasta el último, independientemente de la cara o el plato.
- Si un cierto sector está defectuoso, se le puede mantener su dirección LBA y redirigirlo a unas coordenadas CHS totalmente diferentes a las originales.

EJEMPLO: CHS 4/4/8


128 sectores en total




Los sectores 0, 8, 16 y 24, todos ellos del cilindro 0, se encuentran en la misma vertical




Plato superior,
cara superior



Plato inferior,
cara superior



Plato superior,
cara inferior



Plato inferior,
cara inferior

18

- Ejemplo de direccionamiento LBA (mismo disco duro que en el ejemplo CHS):
 - N.º cilindros = NC = 4.
 - N.º de cabezales/cilindro = HPC = 4.
 - N.º de sectores/pista = SPT = 8.
 - En total hay $4 \times 4 \times 8 = 128$ sectores, numerados del 0 al 127 (LBA).
 - En la numeración LBA, empezamos a contar desde el 0 (a diferencia de CHS, que comienza en el sector 1).
 - Vamos contando incrementando de 1 en 1 el número de sector, primer recorriendo todos los sectores de la pista más externa.
 - Después pasando a la misma pista, pero de los cabezales inferiores.
 - Por último, cuando ya hemos recorrido todos los sectores del cilindro 0, pasaremos al cilindro 1.
 - Por tanto, el último sector, en este ejemplo, el 127, se encuentra en la pista más interna (cilindro 3), en el último cabezal (el número 3), o lo que es lo mismo, en la cara inferior del disco inferior.

CONVERSIÓN LBA $\leftrightarrow$ CHS

○ Conversión LBA $\rightarrow$ CHS:

$$\begin{aligned}C &= \text{LBA} \div (\text{HPC} \times \text{SPT}) \\H &= (\text{LBA} \div \text{SPT}) \bmod \text{HPC} \\S &= (\text{LBA} \bmod \text{SPT}) + 1\end{aligned}$$

○ Conversión CHS $\rightarrow$ LBA:

$$\text{LBA} = (C \times \text{HPC} + H) \times \text{SPT} + (S - 1)$$

$\div$ representa la división entera

19

(de necesitarse estas fórmulas en un examen, se darían con el enunciado)

- Estas fórmulas permiten la conversión de las coordenadas CHS a LBA y viceversa.
 - En caso de necesitarse en un examen, vendrían en el enunciado (no hay que sabérselas de memoria).
- Ejemplo:
 - Supongamos que tenemos un disco duro con la geometría 4/4/8. Esto significa:
 - N.º cilindros = NC = 4.
 - N.º de cabezales/cilindro = HPC = 4.
 - N.º de sectores/pista = SPT = 8.
 - La tupla CHS = 0/3/8 equivale al siguiente sector LBA:

$$\text{LBA} = (0 \times 4 + 3) \times 8 + (8 - 1) = 24 + 7 = 31$$

- Efectivamente, el sector LBA 31 corresponde a las coordenadas CHS:
 - $C = 31 \div (4 \times 8) = 31 \div 32 = 0$, donde $\div$ representa la división entera. NO SE TOMAN DECIMALES NI SE REDONDEA AL ENTERO MÁS CERCANO.
 - $H = (31 \div 8) \bmod 4 = 3 \bmod 4 = 3$, donde $\bmod$ representa la operación módulo (resto de la división entera).
 - $S = (31 \bmod 8) + 1 = 7 + 1 = 8$.

DISCO DURO MAGNÉTICO: TIEMPO DE ACCESO

- El tiempo de acceso para acceder a un sector concreto se calcula como la suma de varios tiempos:
 - Tiempo de búsqueda (o posicionamiento): T_b
 - Latencia rotacional: T_r
 - Tiempo de transferencia del sector: T_t
 - Tiempo de controlador: T_c

$$\text{Tiempo de acceso} = T_b + T_r + T_t + T_c$$

- El tiempo de acceso es el necesario para alcanzar el sector que nos interesa y realizar la lectura o escritura.
 - Su valor concreto depende varios factores:
 - La posición actual de la aguja de lectura-escritura (cuál es la pista y el sector sobre el cual se encuentra la aguja en el instante de comenzar la operación).
 - La posición del dato que nos interesa en el disco (pista y sector).
 - La velocidad a la que puede desplazarse la aguja a lo ancho del disco para cambiar de pista.
 - La velocidad de rotación del disco.
 - Por ello, el tiempo de acceso es variable.
 - En ocasiones realizaremos un cálculo promedio del tiempo de acceso.
 - El tiempo de acceso se compone de cuatro tiempos parciales que debemos sumar:
 - El tiempo de búsqueda (o posicionamiento):
 - Es el tiempo necesario para que la aguja alcance la pista deseada desde la pista actual.
 - Mejor caso: la pista deseada es la actual ($T_b=0$ ms).
 - Peor caso: la pista deseada es la que corresponde a recorrer todo el ancho del disco.
 - Aquí es donde influye la velocidad de desplazamiento de la aguja.
 - Caso medio: Equivale a desplazar la aguja desde la pista exterior (o la más interna) hasta la central del disco.
 - La latencia rotacional:
 - Es el tiempo que hay que esperar, una vez que estamos sobre la pista correcta, para que el disco rote lo suficiente para que llegue el sector deseado a la posición de la aguja.
 - Mejor caso: al llegar a la pista correcta ya estamos apuntando al sector deseado ($T_r=0$ ms).
 - Peor caso: al llegar a la pista acabamos de perder el sector deseado y debemos esperar toda una vuelta ($T_r=\text{periodo de la rotación}$).
 - Caso medio: Equivale a solo tener que esperar media vuelta ($T_r=\text{periodo}/2$).
 - El tiempo de transferencia:
 - Es el tiempo necesario para leer y transferir un sector.
 - Depende de varios aspectos como:
 - El tamaño de sector.
 - La velocidad de rotación.
 - La densidad de grabación en las pistas.
 - El tiempo de controlador:
 - Es el tiempo adicional impuesto por el controlador en la realización de un acceso de E/S.
 - En muchas ocasiones es despreciable frente a los otros tiempos.

UNIDAD DE ESTADO SÓLIDO


- SSD = *Solid State Drive* = Unidad de estado sólido.
- En vez de material magnético, estos están contruidos con semiconductores.
 - También son memoria no volátil.
 - Cada vez más comunes.
 - No tienen partes móviles (a diferencia de los magnéticos), son más resistentes a golpes y más rápidos.
 - No hacen ruido.
 - Menor vida útil que los magnéticos.
 - De momento, menor capacidad que los magnéticos: 8 TB (y subiendo).
Coste por bit: 0,12 – 0,26 €/GB.
 - Latencia: 0,1 ms (más rápido que los HDD).

21


- Como alternativa a los discos duros magnéticos, tenemos las unidades de estado sólido:
 - Conocidos como SSD por sus siglas en inglés *Solid State Drive*.
 - No se llaman “discos” ya que se construyen a partir de chips de materiales semiconductores.
 - No tienen partes móviles.
 - En general son más rápidos que los HDD, pero de momento alcanzan menos capacidades (se están igualando).
 - También el coste por bit es mayor que el de los HDD.

UNIDAD DE ESTADO SÓLIDO

- Memoria no volátil (no necesita estar alimentada para mantener su valor).
- Usada en memorias USB y discos de estado sólido (SSD).



Transistor MOSFET de enriquecimiento de canal n



Transistor MOSFET de puerta flotante (FGMOSFET)

Se parece al transistor de la izquierda, salvo por el hecho de que se ha incluido una "puerta flotante" entre la puerta y el sustrato, de quienes se encuentra aislada. En esta situación, la puerta flotante no interfiere en el normal funcionamiento del transistor y se interpreta aquí como un "1". Al aplicar una gran tensión entre puerta y surtidor, los electrones que se inducen en el canal logran atravesar la fina capa aislante y quedan atrapados en la puerta flotante. Allí pueden permanecer incluso si se desconecta la tensión de la puerta (memoria no volátil). En esta situación se considera que la celda contiene un "0". Mediante circuitería adicional se puede leer el contenido de la puerta para saber si contiene un 0 o un 1. Aplicando una tensión en la puerta de signo contrario se logra invertir el estado de la celda.

22

- En esta imagen se explica el fundamento de las memorias Flash, usadas tanto en las unidades de estado sólido (SSD) como en las memorias USB:
 - En el dibujo de la izquierda se muestra un transistor MOSFET de enriquecimiento de canal n hecho a base de silicio.
 - Dispone de 3 terminales: surtidor (S), puerta (G) y drenador (D), a las cuales se une un cuarto terminal, que es el sustrato (B).
 - El sustrato es un semiconductor dopado con impurezas de tipo p (tiene más huecos procedentes de átomos como el boro, por ejemplo), mientras que el surtidor y el drenador tienen impurezas de tipo n (tienen más electrones procedentes de átomos como el fósforo).
 - La puerta, por su parte, es metálica, pero está separada del sustrato mediante una capa de aislante.
 - El funcionamiento del transistor es el siguiente.
 - Mediante una batería, se crea una caída de tensión positiva entre drenador y surtidor.
 - Si entre la puerta y el surtidor no existe una tensión por encima de un determinado umbral, entre surtidor y drenador no existe un canal por el que puedan circular los electrones, con lo que el transistor está en corte y no conduce.
 - Sin embargo, si la tensión puerta-surtidor es suficientemente elevada, se induce una capa de electrones en el canal que es capaz de conectar el surtidor con el drenador.
 - De esta forma, el transistor conduce la electricidad.
 - Es por tanto un dispositivo que controla la corriente eléctrica surtidor-drenador mediante la tensión puerta-surtidor.

(sigue...)

DISCO DE ESTADO SÓLIDO



23

(Continuación de la diapositiva anterior)

- En la figura central de la diapositiva anterior se muestra una celda de memoria Flash.
 - Se parece al transistor descrito antes, salvo por el hecho de que se ha incluido una “puerta flotante” entre la puerta y el sustrato, de quienes se encuentra aislada.
 - En esta situación, la puerta flotante no interfiere en el normal funcionamiento del transistor y se interpreta aquí como un “1”.
 - Al aplicar una gran tensión entre puerta y surtidor, los electrones que se inducen en el canal logran atravesar la fina capa aislante y quedan atrapados en la puerta flotante.
 - Allí pueden permanecer incluso si se desconecta la tensión de la puerta.
 - En esta situación se considera que la celda contiene un “0”.
 - Mediante circuitería adicional se puede leer el contenido de la puerta para saber si contiene un 0 o un 1.
 - Aplicando una tensión en la puerta de signo contrario se logra invertir el estado de la celda.
- Mediante esta tecnología Flash, se pueden crear dos tipos de dispositivos de memoria:
 - Memoria flash NOR:
 - La unidad básica de acceso es 1 bit y la organización lógica se parece a la de una puerta NOR.
 - Proporcionan altas velocidades de acceso aleatorio para leer o escribir bytes.
 - Estas memorias NOR se utilizan en teléfonos móviles y en la memoria BIOS de los PC.
 - Memoria flash NAND:
 - La unidad básica de acceso es 16 o 32 bits y la organización lógica se parece a la de una puerta NAND.
 - Estas memorias leen o escriben a nivel de bloques de varios bytes y alcanzan mayor densidad de almacenamiento y mayores velocidades de acceso que las de tipo NOR.
 - Estas memorias NAND son las que se utilizan en las memorias USB, tarjetas de cámaras fotográficas, reproductores de música y unidades de estado sólido.

CONTENIDOS

○ Periféricos

- Introducción
- Estudio de algunos periféricos
 - Ratón
 - Disco duro magnético
 - Unidad de estado sólido

○ Gestión de las operaciones de E/S

- Introducción
- Técnicas de gestión de E/S
 - Espera activa (sondeo o *polling*)
 - Interrupciones
 - Acceso Directo a Memoria (DMA)
- Manejo de interrupciones y excepciones en MIPS

GESTIÓN DE LAS OPERACIONES DE E/S


- El sistema operativo (SO) actúa como interfaz entre la circuitería y el programa que realiza la petición de E/S.
 - Impide que los programas de usuario se comuniquen directamente con los periféricos.
- Funciones del SO:
 - Garantizar derechos de acceso.
 - Abstracciones de alto nivel de los dispositivos.
 - Gestionar las interrupciones.
 - Garantizar acceso equitativo a los recursos compartidos.
- Comunicación SO – dispositivos de E/S:
 - SO envía órdenes al dispositivo (lectura, escritura, posicionamiento, etc.).
 - Dispositivo notifica al SO que se ha completado una operación o ha habido error.
 - Se deben transferir los datos entre memoria y el dispositivo.

25

- Las operaciones de Entrada/Salida (E/S) no las realiza el procesador directamente, sino la capa de software más cercana al hardware: el sistema operativo (SO).
- Las funciones del SO son:
 - Garantizar que un usuario solo accede a los dispositivos y/o archivos sobre los que tiene derechos de acceso.
 - Proporcionar abstracciones de alto nivel para acceder a los dispositivos.
 - Gestionar las interrupciones generadas por los dispositivos de E/S.
 - Proporcionar un acceso equitativo a los recursos de E/S compartidos.

GESTIÓN DE LAS OPERACIONES DE E/S

- El SO se comunica con el periférico porque este dispone de una dirección:
 - Espacio de direcciones propio para E/S.
 - Espacio de direcciones compartido con la memoria (E/S mapeada en memoria).



26

- Cuando el SO necesita comunicarse con un periférico, se escribe una dirección en el bus de direcciones.
 - Los periféricos deben estar atentos a las direcciones publicadas en el bus por si son las suyas.
 - Hay dos maneras de asignar direcciones a los periféricos:
 - Con un espacio de direcciones propio para E/S:
 - Existe un mapa de direcciones independiente de la memoria principal para acceder a los dispositivos de E/S.
 - Esto significa que se emplean instrucciones propias de E/S para acceder a los periféricos.
 - La instrucción de E/S especifica la dirección del dispositivo y una palabra de información que se escribirá en el registro correspondiente.
 - La memoria no se verá aludida porque la instrucción no es lw ni sw (distinto código de operación).
 - Ejemplo: procesadores de la familia Intel x86.
 - Con un espacio de direcciones compartido con la memoria (también llamado E/S mapeada en memoria):
 - Existe un único mapa de direcciones compartido por la memoria y por la E/S.
 - Para acceder a los dispositivos sirven las instrucciones habituales de acceso a memoria (como lw y sw).
 - Si la dirección especificada en una instrucción de carga o almacenamiento no corresponde con ninguna palabra de memoria:
 - El sistema de memoria ignora la operación.
 - El controlador del dispositivo recoge la operación y la realiza.
 - Ejemplos: MIPS, Motorola 68000, MOS Technology 6502.

TÉCNICAS DE GESTIÓN DE ENTRADA/SALIDA

- Sondeo o encuesta (*polling*), también llamada E/S por programa
- Interrupciones
- Acceso directo a memoria (DMA)

- Estudiaremos tres técnicas de gestión de E/S:
 - Sondeo
 - Interrupciones
 - DMA


E/S MEDIANTE SONDEO O ENCUESTA (*POLLING*)

- Es el método de E/S más sencillo (y el menos eficiente).
- El procesador tiene todo el control y hace todo el trabajo.
 - Existen instrucciones específicas en el programa que ejecuta el procesador que sondean al periférico periódicamente para solicitarle su estado, que realice una operación, etc.
 - El dispositivo pone la información solicitada en los registros del controlador y el procesador debe estar pendiente de recogerla.
 - El procesador debe adaptar su velocidad al dispositivo (bucle de espera).
- Inconvenientes:
 - La CPU emplea mucho tiempo esperando a que el periférico esté listo.
 - En este tiempo no se realiza trabajo útil.
 - No es fácil atender a varios periféricos simultáneamente.

28

- El método de sondeo o encuesta (*polling*) también se denomina E/S controlada por programa:
 - Es el más sencillo, pero el menos eficiente.
 - Existen instrucciones específicas dentro de los programas de ensamblador para realizar las operaciones de E/S, como contactar con el periférico, enviarle la información de la operación, esperar la respuesta, etc.
 - El procesador debe estar pendiente del periférico, con lo que se puede gastar mucho tiempo de procesador.
 - Recordemos que los procesadores son mucho más rápidos que los dispositivos de E/S.
 - Puede ocurrir que muchas de las veces que el procesador lea el registro de estado encuentre que el dispositivo aún no ha terminado una operación de E/S lenta, o que el ratón no se ha movido desde la última vez que se hizo la comprobación.
 - Cuando el dispositivo ha terminado la operación, hay que leer una vez más el registro para comprobar que se ha realizado con éxito.
 - Esta técnica se puede utilizar de diversas formas en función del tipo de dispositivo y de si este puede iniciar operaciones de E/S de forma independiente.
 - Dispositivos tipo disco flexible o impresora, inician operaciones de E/S solo bajo el control del sistema operativo.
 - Por tanto, solo requieren realizar *polling* cuando el SO sabe que el dispositivo está activo.

E/S POR INTERRUPCIONES



29

- Una interrupción es un suceso asíncrono que se produce como consecuencia de un evento externo, que hay que tratar lo antes posible.
 - Cuando un periférico está listo para comunicarse con la CPU, genera una petición de interrupción.
 - El procesador termina la ejecución de la instrucción actual y, antes de pasar a la siguiente, revisa siempre si hay interrupciones pendientes.
 - Por tanto, en este sistema no se necesitan bucles de espera y no se pierde tiempo.
 - Para atender las interrupciones, se establece una jerarquía de prioridades para las interrupciones y un nivel de atención.
 - El nivel de atención establece la mínima prioridad que debe tener una interrupción para ser atendida de inmediato.
 - Su valor se puede almacenar en el registro de estado del procesador.
 - En un momento dado se puede establecer un nivel de atención tal que no se atiende ninguna interrupción (se dice que están deshabilitadas).
 - Si la interrupción tiene una prioridad suficiente según el nivel de atención, es atendida en ese momento.
 - Esto supone salvar toda la información relevante al programa actual (valor de PC, registros, etc.) y se salta a una rutina específica de tratamiento de interrupciones (RTI).
 - Cuando se ha completado la ejecución de esta subrutina, se restauran los registros y se retorna al punto del programa donde se había producido la interrupción.
 - Si la interrupción no tiene prioridad suficiente, queda a la espera de que el nivel de atención baje.
 - En caso de haber varias interrupciones pendientes, se atiende primero la de mayor prioridad.

E/S POR INTERRUPCIONES


- Antes de comenzar a tratar una interrupción aceptada:
 1. Salta a modo de ejecución protegido (*kernel*)
 2. Interrumpe la ejecución del proceso actual
 3. Guarda el contexto del proceso actual
 4. Inhibe las interrupciones
 5. Carga en el PC la dirección de comienzo de la RTI
 6. Ejecuta la RTI
- Ejecución de la RTI:
 1. Informar del reconocimiento de la interrupción
 2. Desactivar la señal de petición de interrupción
 3. Salvaguardar todos los registros del procesador utilizados por la RTI
 4. Realizar la operación de E/S con el periférico
 5. Restaurar los registros salvaguardados previamente
 6. Ejecutar la instrucción de retorno de interrupción para reanudar la ejecución del proceso en el punto en el que se interrumpió

30


- La RTI forma parte del sistema operativo y se ejecuta en modo protegido (*kernel*).
- Los 6 primeros pasos se producen cuando ha terminado la ejecución de la instrucción actual y se ha comprobado que la interrupción tiene el nivel de prioridad suficiente para ser atendida inmediatamente.
 - Sirven como preparación a la RTI y salvaguarda del contexto del programa (estado del PC y otros registros).
- El PC recibe la dirección de memoria donde está el código de la RTI y pasa a ejecutarla.
 - La RTI se ejecuta y resuelve la situación que dio lugar a la interrupción.
 - Una vez terminada, se restauran los registros del procesador y se retorna a la instrucción del programa que va después de la última que se ejecutó.

E/S POR INTERRUPCIONES

Interrupciones anidables



Interrupciones no anidables



- Figura izquierda:
 - Si el procesador está atendiendo una interrupción X y se produce otra más prioritaria Y, se atiende la nueva interrupción dejando la anterior pendiente (anidamiento de interrupciones).
- Figura derecha:
 - Si el procesador está atendiendo una interrupción X y se produce otra menos prioritaria Y, o bien si se ha deshabilitado el anidamiento de interrupciones, la interrupción más reciente se deja pendiente y se atiende después (procesamiento secuencial de interrupciones).

E/S POR ACCESO DIRECTO A MEMORIA (DMA)

- En la E/S por encuesta y en la E/S por interrupciones, el movimiento de datos y la gestión de las transferencias queda en manos del procesador.
- Para liberar al procesador de dichas tareas, una solución es que los dispositivos sean capaces de realizar transferencias de información directamente hacia o desde la memoria, sin intervención de la CPU.
- El DMA se utiliza para dispositivos con elevado ancho de banda que realizan transferencias de grandes volúmenes de datos.
- El DMA se realiza mediante un controlador especializado que transfiere los datos entre el dispositivo y la memoria, independientemente del procesador.
 - El controlador de DMA puede actuar como maestro del bus y dirigir la transferencia.
- Siguen siendo necesarias las interrupciones.
 - El controlador de DMA generará una interrupción para notificar a la CPU que ha completado la transferencia o bien que se ha producido un error.


32

- Se denomina DMA (por sus siglas en inglés *Direct Memory Access*), a la técnica de acceso directo a la memoria que permite que un intermediario (el controlador de DMA) comunique un periférico con la memoria directamente sin involucrar al procesador.
- Es la técnica más eficiente de las tres que hemos visto y se reserva para transferencias de grandes cantidades de datos.
- Cuando el procesador necesita acceder a un bloque de datos de un periférico, le proporciona toda la información de la transferencia al controlador de DMA:
 - La operación que se va a realizar (entrada o salida).
 - La identidad del dispositivo.
 - La dirección de inicio del bloque de memoria.
 - El número de bytes que se van a transferir.
- El controlador de DMA inicia la operación en el dispositivo:
 - Obtiene el acceso al bus.
 - Transfiere los datos cuando están disponibles.
 - Si la petición requiere más de una transferencia, genera la siguiente dirección de memoria.
 - Puede transferir miles de bytes sin interferir al procesador.
- Una vez terminada la transferencia:
 - El controlador de DMA envía una interrupción al procesador para avisarle de que ha terminado.
 - El procesador averigua si la operación ha finalizado con éxito o no.
- Al usar DMA estamos puentando la memoria virtual y la memoria caché, lo cual genera complicaciones que deben resolverse (no lo vamos a estudiar).

E/S POR ACCESO DIRECTO A MEMORIA (DMA)



Ejecución sin DMA




Ejecución con Parada de la CPU (ráfaga)



Ejecución de DMA con robo de ciclo



Ejecución de DMA con bus compartido



33

- Existen diferentes configuraciones de DMA (en estos diagramas el eje horizontal representa el tiempo):
 - Ejecución sin DMA:
 - No hay operaciones de E/S, con lo que se ejecutan las instrucciones del programa unas detrás de otras.
 - Con parada de la CPU:
 - Cuando se necesita una operación de E/S, se bloquea el procesador, que deja de ejecutar instrucciones de programa, para realizar una operación de DMA.
 - Se aprovecha para hacer varias operaciones del tirón (ráfaga).
 - Con robo de ciclo:
 - Se intercala un acceso de DMA entre dos instrucciones.
 - De esta forma, la CPU continúa con su trabajo con normalidad, pero de vez en cuando cede al controlador de DMA el control del bus.
 - Así, tanto el controlador de DMA como la CPU ven ligeramente ralentizado su rendimiento.
 - Las interferencias entre la CPU y el controlador de DMA son precisamente los ciclos robados.
 - Con bus compartido (DMA transparente):
 - En este caso, la CPU cede al controlador de DMA el acceso al bus durante los ciclos en que no va a utilizarlo (porque hace otras operaciones internas que no lo necesitan).
 - De esta forma, la CPU no se ve penalizada por las operaciones de E/S.
 - DMA con memoria multipuerta (no mostrado en la imagen):
 - Se usa una memoria principal que permiten dos o más operaciones simultáneas (es decir, recibe dos o más direcciones).
 - Una puerta estará reservada para la CPU y las demás para controladores de dispositivo y DMA.
 - Los dispositivos y la CPU no se interfieren, puesto que acceden a la memoria por distintas puertas (salvo que los accesos sean a posiciones solapadas).

REGISTROS DEL COPROCESADOR 0 EN MIPS32


- La arquitectura **MIPS32** distingue entre:
 - Excepciones (palabra genérica).
 - Interrupciones (tipo de excepción).
- Dispone del llamado “coprocesador 0”, que puede contener hasta 32 registros con diferentes usos.
 - Establecer la configuración del procesador.
 - Gestionar el sistema de memoria, etc.
- Algunos de estos registros son:
 - **VAddr (\$8)**: cuando un acceso a memoria produce una excepción, este registro contiene la dirección de memoria que la causó.
 - **Status (\$12)**: es el registro de estado.
 - **Cause (\$13)**: contiene información acerca de la causa que ha producido una excepción.
 - **EPC (\$14)**: si una instrucción produce una excepción, contiene la dirección en memoria de dicha instrucción.

34

- En MIPS se diferencia entre excepciones e interrupciones:
 - Una excepción sería una situación que requiere atención inmediata por parte del procesador.
 - Son de varios tipos:
 - Excepciones internas:
 - Producidas por diversos errores de ejecución de las instrucciones (desbordamiento aritmético, error de bus, error de dirección de memoria, error de privilegio, errores de paridad, etc.).
 - Excepciones por llamada a sistema:
 - Se producen al ejecutar la instrucción syscall.
 - Excepciones externas:
 - Las propias interrupciones, que son generadas por los periféricos para interrumpir la secuencia normal de ejecución de instrucciones del procesador.
- Cada vez que se produce una excepción:
 - El procesador realiza una serie de acciones automáticamente (*procesamiento de la excepción*).
 - El procesador llama a una rutina de servicio de la excepción (*manejador de la excepción*).
 - En MIPS el punto de entrada del manejador de excepciones es único y se encuentra en la dirección de memoria 0x80000180.
- En el simulador MARS, se muestra el coprocesador 0 en la pestaña “Coproc 0” situada a la derecha de la pantalla.
 - Mientras el MIPS real contiene 32 registros en dicho coprocesador, en MARS solo tenemos disponibles los 4 que se mencionan en la transparencia.

REGISTRO STATUS EN MIPS32


- *Interrupt mask* (**IM**, bits 15-8): máscara de habilitación de interrupciones.
 - Seis niveles de interrupción *hardware*, dos niveles *software*.
- *User mode* (**UM**, bit 4): si 1, modo usuario; si 0, modo *kernel*.
- *Exception level* (**EXL**, bit 1): si 1, el procesador está en nivel de excepción (además las interrupciones quedan inhabilitadas).
- *Interrupt enable* (**IE**, bit 0): si 1, las interrupciones están habilitadas; si 0, están deshabilitadas.
- Los otros bits indican si los coprocesadores están habilitados, si se usa la configuración *big-endian* o *little-endian*, si hay interrupciones no enmascarables, etc.



35

- El registro de estado (*Status*) almacena información sobre el estado actual del procesador MIPS.
 - En los bits 15-8 contiene la máscara de interrupción, que corresponde al nivel de atención de excepción.
 - Hay 8 niveles de excepción.
 - Un bit a 1 permite las excepciones de dicho nivel.
 - Si el bit es 0, se inhiben las excepciones de dicho nivel.
 - El bit de *User mode* vale 0 si el procesador se ejecuta en modo *kernel* (privilegiado), mientras que vale 1 si está en modo usuario.
 - El bit de *Exception level* vale normalmente 0, pero se activa a 1 si llega una excepción.
 - Si vale 1, se deshabilitan las excepciones y no se actualiza el registro EPC si ocurre otra excepción.
 - Así se evita que se interrumpa un manejador de excepciones por la llegada de otra excepción o interrupción, aunque se resetea a 0 cuando termina de atenderse la excepción.
 - Si *Interrupt enable* vale 1, se permiten las excepciones, mientras que, si vale 0, se ignoran.
- Los otros bits de este registro tienen sus propias funciones (configuración *big-endian* o *little-endian*, si hay interrupciones no enmascarables, etc.), pero MARS no los simula y no los vamos a usar.

REGISTRO CAUSE EN MIPS32



Número	Nombre	Descripción
0	Int	Interrupción externa
4	AdEL	Excepción por dirección errónea (load o fetch)
5	AdES	Excepción por dirección errónea (store)
6	IBE	Error de bus en fetch de instrucción
7	DBE	Error de bus en fetch de datos
8	Sys	Excepción de llamada a sistema
9	Bp	Excepción de punto de ruptura
10	RI	Excepción de instrucción reservada
12	OV	Excepción de desbordamiento aritmético
13	Tr	Excepción por trap
15	FPE	Excepción de coma flotante (división por 0)
16	FPOV	Excepción de coma flotante (desbordamiento)
17	FPUN	Excepción de coma flotante (subdesbordamiento)

- *Exception code (ExcCode, bits 6-2):* código de excepción.
- *Pending interrupts (IP, bits 15-8):* interrupciones pendientes.
 - Cada bit se activa si hay alguna interrupción pendiente de ese nivel.
- *Branch delay (BD, bit 31):* se activa si se ha producido una excepción en una instrucción situada en un hueco de retardo de salto.

36

- El registro de Causa (*Cause*) almacena información sobre cuál fue el motivo de la excepción.
 - Cada interrupción tiene un código numérico identificativo de 5 bits (bits 6-2 del registro).
 - Las excepciones reconocidas por el simulador MARS vienen indicadas en la tabla.
 - Cuando se recibe una excepción, se activa el bit que corresponde a su nivel en la zona de *Pending interrupts*, incluso si la máscara de interrupción del registro de estado está deshabilitada.
 - Si quedan excepciones pendientes, interrumpirán al procesador en cuanto el nivel de la máscara lo permita.
 - El bit de *Branch delay* se activa si se ha reordenado el código automáticamente para ejecutar una instrucción mientras se está calculando si se produce o no el salto de una instrucción condicional (como beq).
 - El cálculo de si se debe hacer el salto condicional o no necesita al menos un ciclo de reloj, que puede aprovecharse para ejecutar otra instrucción del programa que no dependa del salto.

TRATAMIENTO DE EXCEPCIONES EN MIPS32

- Acciones automáticas cuando se produce una excepción o interrupción (se realizan **atómicamente**):
 - Copiar el contador de programa en registro **EPC**.
 - Actualizar registro **Cause**:
 - Escribir el código de la excepción (**ExcCode**)
 - Si se ha producido una interrupción, activar el bit de interrupción pendiente que corresponda.
 - Activar bit **EXL** en registro **Status**.
 - Esto inhibe excepciones e interrupciones.
 - El procesador entra en modo *kernel*.
 - No soportado en **MARS**: el manejador de excepciones se ejecuta en modo usuario, pero sin restricciones.
 - Actualizar **PC** para que apunte al punto de entrada del manejador de excepciones, es decir, **PC** $\leftarrow$ 0x80000180.
- A continuación, comienza la ejecución del manejador de excepciones.

37

- En esta diapositiva se explican los pasos que se siguen cuando se acepta una excepción de nivel de prioridad suficiente para ser atendida.
 - El valor del PC (que a estas alturas contendrá la dirección de la instrucción siguiente a la que ha dado lugar la excepción) se almacena en el registro EPC (*Exception Program Counter*).
 - Esto permitirá el retorno al punto correcto del programa una vez atendida la excepción.
 - El registro de causa se actualiza para contener el identificador del motivo de la excepción.
 - Se deshabilitan las excepciones en el registro de estado (no pueden anidarse las excepciones).
 - Se activa el modo *kernel* o protegido para que el procesador pueda acceder a cualquier dirección de memoria y ejecutar instrucciones privilegiadas.
 - Se guarda en el registro PC la dirección de la rutina de tratamiento de excepciones (0x80000180).

MANEJADOR DE EXCEPCIONES EN MIPS32

- Tipos de manejadores de excepciones:
 - Reentrante: el tratamiento de excepciones e interrupciones se puede anidar.
 - No reentrante: al tratar una excepción o interrupción no se permite anidamiento.
 - Necesario programar el manejador con cuidado para evitar que se produzcan excepciones.
 - Necesario deshabilitar interrupciones.
- Estructura del manejador de excepciones:

```
.ktext 0x80000180


# Guardar estado
# Salvar registros que vaya a utilizar la rutina
# Comprobar origen de la excepción
# Tratar la excepción
# Restaurar registros
# Restaurar estado

eret
```

38

- La rutina de tratamiento de excepciones es una subrutina de código que se ubica en el segmento de texto del núcleo (*kernel*), que en MARS se especifica con la directiva `.ktext`.
 - La estructura de esta rutina es:
 - Guardar el estado y salvar registros (todos aquellos registros del usuario que serán modificados por la rutina).
 - Se comprueba el origen de la excepción y se redirige a la parte de la rutina que la puede atender.
 - Una vez ejecutada la rutina por completo, se restauran los registros y el estado.
 - Finalmente, la instrucción `eret` permite el retorno de la excepción ($PC \leftarrow EPC$).

CICLO DE INTERRUPCIONES EN MIPS MULTICICLO



39

- Ya conocemos el diagrama de transiciones de la unidad de control de MIPS en su implementación multiciclo.
- A las etapas conocidas, habría que añadir el ciclo de atención de interrupciones.
 - Si llega una nueva interrupción, se pone a la espera y termina la instrucción actual con normalidad.
 - La atención a la(s) interrupción(es) pendiente(s) se produce tras terminar de ejecutar completamente la instrucción actual y antes de comenzar con la siguiente.